egoera logiko > estado lógico (35 testuinguru)

eu testuak	es testuak
Beraz, memoria dute, eta egoera logikoak gordetzeko gai dira.	Tienen por tanto memoria y son capaces de almacenar estados lógicos.
Materiala: Logika digitala eta mikroprogramagarria
Egin beharreko lana: irudiko zirkuitu horretan, kodetzailearen sarera eta irteeretako egoera logikoak (I3, I2, I1, I0, A1, A0), multiplexadorearen hautapen-sarrerak (S1, S0) eta datuen hautagailuko irteerak (P7, P6, P5, P4, P3, P2, P1, P0) adierazi, jarraian aipatzen diren egoeretarako.	El trabajo propuesto es indicar, en el circuito de la figura, los estados lógicos en las entradas y salidas del codificador (I3, I2, I1, I0, A1, A0), entradas de selección del multiplexor (S1, S0) y las salida del selector de datos (P7, P6, P5, P4,P3, P2, P1, P0), para las condiciones que se indican a continuación.
Materiala: Logika digitala eta mikroprogramagarria
Bi balio horiek ez dute kantitaterik adierazten, 1 (egiazkoa) edo 0 (faltsua) egoera logikoak baizik.	Estos dos valores no indican cantidades, sino los estados lógicos 1 (verdadero) y 0 (falso).
Materiala: Informatika-ekipoen eta -sistemen arkitektura
Tentsio-mailaren eta egoera logikoen arteko lotura hau da:	La correspondencia entre los niveles de tensión y estado lógico es:
Materiala: Informatika-ekipoen eta -sistemen arkitektura
0 egoera logikoa: tentsiorik eza.	Estado lógico 0: Ausencia de tensión.
Materiala: Informatika-ekipoen eta -sistemen arkitektura
1 egoera logikoa: tentsioa dago (TTL-en 5 V).	Estado lógico 1: Presencia de tensión (en TTL son 5 V).
Materiala: Informatika-ekipoen eta -sistemen arkitektura
Denboran zehar bi egoera logikoren artean bakarrik kommuta daitezke: tentsio-maila altutik (H: high) tentsio-maila baxura (L:low).	Sólo pueden conmutar a lo largo del tiempo entre dos estados lógicos, un nivel alto (H: High) y un nivel bajo (L: Low) de tensión.
Materiala: Elektronika digitaleko praktika gidatuak
Zer esan nahi dute etengailuak emandako sarrerako 0 eta 1 egoera logikoek?	¿Qué significan los estados lógicos 0 y 1 de entrada proporcionados por el interruptor?
Materiala: Elektronika digitaleko praktika gidatuak
Eta LEDetan ikusitako irteerako 0 eta 1 egoera logikoek?	¿Y los estados lógicos 0 y 1 de salida observados en los LED?
Materiala: Elektronika digitaleko praktika gidatuak
Beraz, etengailua irekita dago aginte lerragarria ezkerrean dagoenean (OFF=0 egoera logikoa), eta itxita, eskuinean dagoenean (ON=1 egoera logikoa).	Por tanto, el interruptor está abierto cuando el mando deslizable está a la izquierda (OFF=estado lógico 0) y cerrado cuando está a la derecha (ON=estado lógico 1).
Materiala: Elektronika digitaleko praktika gidatuak
0 egoera logikoa etengailu ireki bati dagokio.	El estado lógico 0 corresponde a un interruptor abierto.
Materiala: Elektronika digitaleko praktika gidatuak
1 egoera logikoa etengailu itxi bati dagokio.	El estado lógico 1 corresponde a un interruptor cerrado.
Materiala: Elektronika digitaleko praktika gidatuak
0 egoera logikoak adierazten du LEDa itzalita dagoela.	El estado lógico 0 indica que el LED está apagado.
Materiala: Elektronika digitaleko praktika gidatuak
1 egoera logikoak adierazten du LEDa piztuta dagoela.	El estado lógico 1indica que el LED está encendido.
Materiala: Elektronika digitaleko praktika gidatuak
Zein da AND ate baten irteerako egoera logikoa bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta AND cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
Zein da OR ate baten irteerako egoera logikoa bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta OR cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
Zein da NAND ate baten irteerako egoera logikoa bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta NAND cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
Zein da NOR ate baten irteerako egoera logikoa bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta NOR cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
Zein da XOR ate baten irteerako egoera logikoa, bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta XOR cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
XOR ate baten irteera 1 balioan jartzen da 1 egoera logikoan dauden sarreren kopurua bakoitia denean.	La salida de una puerta XOR se pone a 1 cuando es impar el nº de entradas que se encuentran en el estado lógico 1.
Materiala: Elektronika digitaleko praktika gidatuak
Hortaz, XOR atearen egia-taulan ikus daiteke irteera beti 0 egoera logikoan (0 V) egongo dela.	Por tanto, observando la tabla de verdad de la puerta XOR, se puede deducir que la salida estará siempre en el estado lógico 0 (0 V).
Materiala: Elektronika digitaleko praktika gidatuak
Zein da XNOR ate baten irteerako egoera logikoa, bi sarreren artean zubia eginda dagoenean eta puntu horri CK1 erlojuaren seinalea aplikatzen zaionean?	¿Cuál es el estado lógico de la salida de una puerta XNOR cuando ambas entradas están puenteadas y a dicho punto se aplica la señal de reloj CK1?
Materiala: Elektronika digitaleko praktika gidatuak
XOR ate baten irteera 1 balioan jartzen da sarrera guztiak egoera logiko berean daudenean.	La salida de una puerta XOR se pone a 1 cuando todas las entradas se encuentran en el mismo estado lógico.
Materiala: Elektronika digitaleko praktika gidatuak
Hortaz, XNOR atearen egia-taulan ikus daiteke irteera beti 1 egoera logikoan (5 V) egongo dela.	Por tanto, observando la tabla de verdad de la puerta XNOR, se puede deducir que la salida estará siempre en el estado lógico 1 (5 V).
Materiala: Elektronika digitaleko praktika gidatuak
Hala diseinatuta daudelako, hori gertatzean bi sarrerek egoera logiko bera hartzen dute, eta horrek ez luke gertatu behar, osagarriak dira eta.	Por diseño, en estas circunstancias las dos salidas adoptan el mismo estado lógico, lo cual no debería ocurrir pues son complementarias.
Materiala: Elektronika digitaleko praktika gidatuak
Horren eraginez, ateratzen den zirkuituan saiakuntzak egitean eta bi sarreretan 1 balioa aplikatzean, bi irteerek 0 egoera logiko bera hartzen dute, eta hori inkoherentea da, bi irteerak osagarriak baitira.	Esto hace que, al ensayar el circuito resultante y aplicar un 1 en ambas entradas, las dos salidas adopten el mismo estado lógico 0, lo cual es incoherente ya que ambas salidas son complementarias
Materiala: Elektronika digitaleko praktika gidatuak
Horren eraginez, ateratzen den zirkuituan saiakuntzak egitean eta bi sarrerak aktibatzean, bi irteerek 1 egoera logiko bera hartzen dute, eta hori inkoherentea da, bi irteerak osagarriak baitira.	Esto hace que, al ensayar el circuito resultante y activar ambas entradas, las dos salidas adopten el mismo estado lógico 1, lo cual es incoherente ya que ambas salidas son complementarias.
Materiala: Elektronika digitaleko praktika gidatuak
Azkenik, bi sarrerak aldi berean aktibatzean bi irteerek duten egoera logikoa: 0, ezabatzekoan, eta 1, gordetzekoan.	Por último, en el estado lógico de las dos salidas cuando ambas entradas se activan simultáneamente, 0 en la de borrado y 1 en la de grabado.
Materiala: Elektronika digitaleko praktika gidatuak
Egia-taulak sarrerako konbinazio bitar bakoitzean biegonkorraren irteerak hartuko duen egoera logikoa ematen du.	La Tabla de Verdad define el estado lógico que adoptará la salida del biestable para cada una de las combinaciones binarias de entrada.
Materiala: Elektronika digitaleko praktika gidatuak
T biegonkorrak lehendik gordeta duen egoera memorizatuta izaten du, sarreran 0 egoera logikoa aplikatzen zaionean, eta irteeraren egoera aldatu egiten da sarreran 1 balioa aplikatutakoan.	Un biestable T mantiene memorizado el estado grabado con anterioridad cuando a la entrada se le aplica el estado lógico 0 y cambia de estado su salida cuando a la entrada se le aplica un 1.
Materiala: Elektronika digitaleko praktika gidatuak
Zer egoera logiko aplikatu behar zaie sarrerei irteera egoeraz aldatzeko?	¿Qué estados lógicos hay que aplicar a las entradas para que la salida cambie de estado?
Materiala: Elektronika digitaleko praktika gidatuak
Biegonkorra egoera logiko batean (0 edo 1) hasieratzeko erabiltzen dira, eta, hala, irteeran ez da ziurgabetasunik izaten elikatzeko orduan.	Se utilizan para inicializar el biestable en uno de sus estados lógicos, 0 ó 1, y evitar de ese modo la indeterminación que se produce en su salida en el momento de su alimentación.
Materiala: Elektronika digitaleko praktika gidatuak
Bi irteerak 0 egoera logikoan aktibatzen dira, goranzko kontaketaren amaiera () edo beheranzko kontaketaren amaiera () adierazteko.	Ambas salidas se activan en el estado lógico 0, para indicar el fin de cuenta ascendente o descendente .
Materiala: Elektronika digitaleko praktika gidatuak
0000 egoeran modu asinkronoan hasieratzeko, nahikoa da CLEAR sarrera aktibatzea 0 egoera logikoaren bidez.	Para inicializar a 0000 de forma así­ncrona basta con activar mediante el estado lógico 0 la entrada CLEAR.
Materiala: Elektronika digitaleko praktika gidatuak
Seinale analogikoek amaigabeko balioak izan ditzakete denboran barrena; digitalek, aldiz, bi egoera logikoren artean soilik kommuta daitezke (H: altua, L: baxua).	Las señales analógicas pueden tener infinitos valores a lo largo del tiempo y las digitales sólo pueden conmutar entre dos estados lógicos (H: alto, L: bajo).
Materiala: Elektronika analogikoko praktika gidatuak