Con otro pulso en INTA el micro solicita al PIC un identificador de la interrupción en curso, éste responde enviando a través del bus de datos el dato 000001 IRQ para el PIC1 o 01110·IRQ para el PIC2.
El PIC se conecta por un lado a los distintos puertos mediante las líneas de interrupción IRQ y por el otro al micro a través del bus de control (líneas W/R, INT, INTA, CS), el bus de datos y algunas líneas del puertos mediante las líneas de interrupción IRQ y por el otro al micro a través del bus" target="_blank">puertos mediante las líneas de interrupción IRQ y por el otro al micro a través del bus de direcciones.
7.38 irudiari erreparatuz ikus dezakegunez, 1. eta 2. pastillek helbide-tarte guztiko pisu txikieneko 4 bitak osatzen dituzte eta 3. eta 4. pastillek datu-busaren gainerako 4 bitak.
gorde beharreko datuadatu-busean jartzen da; horren aurretik, pila non dagoen adierazten duen lekua helbideratuta egongo da helbide-busaren bidez.
Se realiza colocando el dato a guardar en el bus de datos, dando por supuesto que antes se ha direccionado mediante el dato a guardar en el bus" target="_blank">dato a guardar en el bus de direcciones el lugar donde está situada la pila.
Kasu horretan, datu-busera ateratzen da pilan idatzitako azken informazio-hitza, eta biltegiratutako gainerako datuakposizio bat igotzen dira.
En este caso, se extrae hacia el bus de datos la última palabra de información escrita en la pila, desplazándose el resto de los datos almacenados a una posición superior.
Esta información debe estar presente en el bus de datos un tiempo mínimo (tDW) antes de levantar la señal de escritura, para que la memoria lo pueda almacenar.
Baina seinale hori kendu ondoren, mikroprozesadoreakdatu-busean mantendu behar du biltegiratu beharreko datua, mantentze-denboran edo hold denboran (tDH) idazketa-prozesua baliozkoa izan dadin.
Modulu horien RDRAM (Rambus Dynamic RAM) memoriakotxipak eta datu-bus estuagoak (16 bitekoak) inplementatzen dituzte, baina askoz abiadura handiagoan egiten dute lan (266, 356 eta 400 MHz).
Estos módulos implementan chips RDRAM (Rambus Dynamic RAM) con un bus de datos más estrecho, de sólo 16 bits, pero funcionan a velocidades mucho mayores (266, 356 y 400 MHz).
El 80386SX, que puede procesar datos de 32 bits de forma interna, mientras que subus de datos externo tiene únicamente 16 bits, lo que provoca que la obtención de un dato de 32 bits se realice en dos operaciones consecutivas de 16 bits.
Lo mismo sucedía con el 8088, pero en este caso se diseñó con un bus de datos externo de 8 bits e interno de 16 bits, para guardar la compatibilidad con el 8085.
80386DX. Aurrekoaren moduan, 32 biteko datuak prozesa ditzake, baina bertsio horrek barneko nahiz kanpoko 32 biteko datu-busa du.
El 80386DX, al igual que el modelo anterior puede procesar datos de 32 bits, con la diferencia de que esta versión tiene tanto subus de datos interno como externo de 32 bits.
1.- Emitir por el bus de direcciones el contenido del stack pointer y por el bus de datos el dato a almacenar en la posición de memoria "apuntada" por el stack pointer.
Horrek esan nahi du RAM memoria 64 kilobytekoa zuen mota horretako ordenagailu batek 8 txip beharko lituzkeela, eta horietako bakoitza datu-busaren linea bati konektatuta egongo litzatekeela.
Esto quiere decir que un ordenador de este tipo con 64 Kbytes de memoria RAM necesitaría 8 chips, conectando cada uno de ellos a una línea del bus de datos.
Bidali egin nahi dugunez, hots, idatzi, kontrol-busarenidazketa-seinalea aktibatuko dugu, eta, azkenik, ataka horren bitartez bidali nahi dugun datuadatu-busari emango diogu.
Pentsa daitekeenez, eskema elektroniko batean datu-busaren 16 lineak marraztu beharko bagenitu, eta beste horrenbeste helbide eta kontrolekobusentzat, eskema irakurtezina bihurtuko litzateke.
Kontrol- eta helbide-busen bitartez, sistemak une bakoitzean aukeratzen du sarrerako zer informazio transferitu behar zaion datu-busari prozesatuak izan dadin (4.13 irudia).
